PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-111936

(43)Date of publication of application: 08.04.2004

(51)Int.Cl.

H01L 21/60

(21)Application number: 2003-298057

(71)Applicant: FUJI ELECTRIC HOLDINGS CO LTD

(22)Date of filing:

22.08.2003

(72)Inventor: FUJIMOTO KOZO

WATANABE HIROHIKO

IKEMI KAZUHISA MATSUMURA KEIICHI

SHIMODA MASAYOSHI TANIGUCHI KATSUMI

GOTOU TOMOAKI

(30)Priority

Priority number: 2002254951

Priority date: 30.08.2002


Priority country: JP

(54) METHOD OF MANUFACTURING SEMICONDUCTOR MODULE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor module by which joining can be performed in a short time at a low temperature and more highly reliable joints can be obtained by performing joining without using any soldering medium.

SOLUTION: This method of manufacturing semiconductor module includes a first joining step of joining a first circuit electrode 31 formed on a circuit board 30 to the rear-side device electrode 11 of a semiconductor element 10, a second joining step of joining the surface-side device electrode 12 of the element 10 to one end of a lead frame 40, and a third joining step of joining the other end of the frame 40 to a second circuit electrode 32 formed on the circuit board 30. Each pair of electrodes to be jointed to each other is joined by respectively solid-liquid diffusing low-melting point metallic layers 20 and 21 into the electrodes by heating and pressurizing the layers 20 and 21 after the layers 20 and 21 are formed on one of the electrodes.



LEGAL STATUS

[Date of request for examination]

14.11.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

This Page Blank (uspto)

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

This Page Blank (uspto)

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2004-111936 (P2004-111936A)

(43) 公開日 平成16年4月8日 (2004. 4.8)

(51) Int.C1.7

 \mathbf{F} 1

テーマコード (参考)

HO1L 21/60

HO1L 21/60 321E'

審査請求 未請求 請求項の数 12 OL (全 18 頁)

(21) 出願番号 (22) 出願日

特願2003-298057 (P2003-298057)

平成15年8月22日 (2003.8.22) (31) 優先權主張番号 特願2002-254951 (P2002-254951)

(32) 優先日

平成14年8月30日 (2002.8.30)

(33) 優先權主張国

日本国 (JP)

(71) 出願人 000005234

富士電機ホールディングス株式会社

神奈川県川崎市川崎区田辺新田1番1号

(74) 代理人 100086689

弁理士 松井 茂

(72) 発明者 藤本 公三

兵庫県神戸市灘区八幡町3-3-20

(72) 発明者 渡邉 裕彦

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72) 発明者 池見 和尚

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

最終頁に続く


(54) 【発明の名称】半導体モジュールの製造方法

(57)【要約】

【課題】 低温かつ短時間の接合を可能とし、また、は んだ接合媒体を用いることなく接合を行うことにより、 より信頼性の高い接合部を得ることが可能な、半導体モ ジュールの製造方法を提供する。

【解決手段】 回路基板30上の第1回路電極31と、 半導体素子10の裏面側素子電極11とを接合する第1 接合工程と、半導体素子10の表面側素子電極12と、 リードフレーム40の一端とを接合する第2接合工程と 、リードフレーム40の他端と、回路基板30上に形成 された第2回路電極32とを接合する第3接合工程とを 含み、接続されるべき1対の電極の一方に、低融点金属 層20、21を形成した後に加熱加圧し、低融点金属層 20、21を前記1対の電極中に固液拡散させることに よって、電極を接合する。

【選択図】 図1



【特許請求の範囲】

【請 求 項 1 】

回路基板上に形成された第1回路電極と、表裏両面に素子電極が形成された半導体素子 の前記裏面側素子電極とを接合する第1接合工程と、前記半導体素子の前記表面側素子電 極と、線状あるいは板状の接続部材の一端とを接合する第2接合工程と、前記接続部材の 他端と、前記回路基板上に形成された第2回路電極とを接合する第3接合工程とを含む半 導体モジュールの製造方法であって、

前記第1接合工程、第2接合工程及び第3接合工程の少なくとも1つの工程において、 接続されるべき1対の電極の少なくとも一方に、低融点金属層をあらかじめ形成した後、 前記1対の電極を対向させて、少なくとも低融点金属が溶融する温度で加熱加圧し、前記 低融点金属層を前記1対の電極中に固液拡散させることによって、前記1対の電極を接合 することを特徴とする半導体モジュールの製造方法。

【請求項2】

前記1対の電極の少なくとも一方に前記低融点金属層を形成し、前記1対の電極間に金 属箔を介装して、前記1対の電極を加熱加圧する請求項1記載の半導体モジュールの製造 方法。

【請求項3】

回路基板上に形成された第1回路電極と、表裏両面に素子電極が形成された半導体素子 の前記裏面側素子電極とを接合する第1接合工程と、前記半導体素子の前記表面側素子電 極と、線状あるいは板状の接続部材の一端とを接合する第2接合工程と、前記接合部材の 他端と、前記回路基板上に形成された第2回路電極とを接合する第3接合工程とを含む半 導体モジュールの製造方法であって、

前記第1接合工程、第2接合工程及び第3接合工程の少なくとも1つの工程において、 金属箔の片面あるいは両面に低融点金属層をあらかじめ形成した後、接続されるべき1対 の電極を対向させて、この1対の電極間に前記金属箔を介装し、前記1対の電極を少なく とも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記1対の電極中に固 液拡散させることによって、前記1対の電極を接合することを特徴とする半導体モジュー ルの製造方法。

【請求項4】

前記低融点金属層が、SnIn、In、Bi、SnBiより選択される一種を少なくと も含有する請求項1~3のいずれか1つに記載の半導体モジュールの製造方法。

【請求項5】

前記接合時の加熱温度が、前記低融点金属の融点より0~100℃高い温度である請求 項4に記載の半導体モジュールの製造方法。

【請求項6】

前記加熱加圧は、前記低融点金属層が、前記1対の電極中に完全に固液拡散するまで行 なう請求項1~5のいずれか1つに記載の半導体モジュールの製造方法。

【請求項7】

前記加熱加圧は、前記低融点金属層が、前記1対の電極間に中間合金層を形成するまで 行なう請求項1~5のいずれか1つに記載の半導体モジュールの製造方法。

【請求項8】

前記接続部材がリードフレームである請求項1~7のいずれか1つに記載の半導体モジ ュールの製造方法。

【請求項9】

前記1対の電極表面の表面粗さRaがO.4~10μmの粗面である請求項1~8のい ずれか1つに記載の半導体モジュールの製造方法。

【請求項10】

前記低融点金属層は、合金を形成できる少なくとも2種類以上の金属を2層以上に積層 し、該積層した金属層を予備加熱して反応させて合金層とすることにより形成する請求項 1~9のいずれか1つに記載の半導体モジュールの製造方法。

10

30

【請求項11】

前記低融点金属層は、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の反応過程における蒸気圧比を制御することによって、目標とする合金組成となるように成膜する請求項1~9のいずれか1つに記載の半導体モジュールの製造方法。

【請求項12】

前記低融点金属層は、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の反応過程における蒸気圧比及び活量係数比の積を制御することによって、目標とする合金組成となるように成膜する請求項1~9のいずれか1つに記載の半導体モジュールの製造方法。

10

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、例えば、リードフレームやアルミワイヤボンディングを用いた、パワー半導体等の半導体モジュールの製造方法に関する。

【背景技術】

[0002]

パワー半導体は、パソコン用等の半導体に比べて使用する電圧、電流が大きい、大容量の半導体であり、電力分野や鉄道、自動車、家電製品等に広く使用されている。

20

このパワー半導体を用いたモジュールのうち、各種モータの制御装置や電力変換器等に使用される、容量が 0. 1 kW~5. 5 kWの汎用インバータのパワートランジスタ半導体のモジュールには、配線の電気抵抗値を小さくし且つ優れた熱的特性を得るために銅合金製のリードフレームが従来より使用されている。

[0004]

図3には、このパワー半導体の一つである、絶縁ゲート型バイポーラトランジスタ(IGBT)と呼ばれる半導体チップを用いた半導体モジュールの従来の構造の一例が示されている。

[0005]

この半導体モジュールは、基板80上に接合される放熱板83と、放熱板83上に接合される半導体チップ90と、更に、半導体チップ90上にその一端が接合されるリードフレーム95とから主に構成されている。

30

[0006]

半導体チップ90の表裏両面には電極が形成されており、裏面にはコレクタ電極91が、表面にはエミッタ電極92が形成されている。そして、裏面のコレクタ電極91には、放熱板83が高温はんだ層71によって接合されており、更に、放熱板83の下面は、配線基板80上に形成された、コレクタ側電極81に低温はんだ層72によって接合されている。

[0007]

一方、半導体チップ90の表面のエミッタ電極92には、リードフレーム95の一端が、高温はんだ層73によって接合されている。また、リードフレーム95の他端は配線基板80上のリードフレーム用電極82に、低温はんだ層74によって接合されている。

4(

[0008]

このパワー半導体モジュールの製造方法は以下の通りである。まず、カーボン治具を用いた非酸化性雰囲気中での、高温はんだ層 7 1、7 3 による接合工程によって、放熱板 8 3 と、半導体チップ 9 0 と、リードフレーム 9 5 の一端とが一体化される。

[0009]

次いで、クリームはんだによるリフロー工程で、低温はんだ層72、74によって、放 熱板83の下面及びリードフレーム95の他端が、それぞれ配線基板80上のコレクタ側 電極81及びリードフレーム用電極82に接合され、図3の構造のパワー半導体モジュー

ルが製造される。

[0010]

また、上記のようなはんだ層の形成に関する技術として、蒸着法によって合金のはんだバンプを形成することも知られており、例えば、多層膜形成による鉛フリーはんだバンプの形成法として、 Sn_1-xM_x (M:Au、In0)ち少なくとも一つ以上を含みかつ0<x<0.5)なる組成になるように設定したSn3よびM00膜厚を交互に蒸着して多層膜を形成し、その後マスクを除去して前記多層膜からなる、はんだバンプ前駆体を形成し、つぎにアニールを行ってバンプ前駆体の組成の均一化を行い、更に、前駆体の共晶温度においてリフローさせてはんだバンプを形成することが開示されている(特許文献 1 参照)。

[0011]

また、蒸着用るつぼ中に、予め所望の組成及び膜厚の合金膜が得られるように調整した 組成及び量の母合金を用意し、この母合金を蒸発し切ることによって基板上に目的の合金 膜を得ることができ、目的の組成の合金を蒸着するための母合金組成を予め求めおくこと によって、任意の組成の合金の蒸着膜を得る合金蒸着方法が開示されている(特許文献 2 参照)。

【特許文献1】特開2002-43348号公報

【特許文献2】特開平5-9713号公報

【発明の開示】

【発明が解決しようとする課題】

[0012]

上記の従来技術である、はんだを用いたパワー半導体モジュールの製造方法においては、高温はんだを用いた接合工程と、それより低融点のクリームはんだを用いてはんだ接合する工程との2度の加熱を伴う工程があり、特に高温はんだの接合工程においては300℃程度の高温が必要とされるために、接合時の熱によって半導体素子がダメージを受けやすいという問題があり、また、高温はんだ及び低温はんだの2種類を用いるために、工程が複雑になるという問題があった。

[0013]

また、パワー半導体モジュールは、大電流を通電するために発熱が著しく、これにより各構成材料の熱膨張率の相違による熱応力を発生し、従来のはんだ接合においては、この熱応力によって接合界面が破壊されるという問題点があった。

[0014]

更に、強度や疲労寿命等の接合部の信頼性は、介在する材料の特性に依存し、はんだ材料においては高温特性や熱疲労寿命に問題がある。特に、パワー半導体のように大電流を印加する素子においては、有機物による絶縁性の低下が懸念されるために、接合材の表面酸化物を除去し接合させるためのフラックスを使用することができない。このため、従来のはんだ接合においては、接合過程での汚れや酸化物により、接合部に数 1 0 0 μ m レベルの欠陥が発生する恐れがあるという問題点があった。

[0015]

また、特開2002-43348号公報の鉛フリーはんだバンプの形成法においては、 低温、短時間での接合が不充分であり、例えば、200℃以下の低温で、かつ、短時間で の接合が困難であった。

[0016]

また、特開平5-9713号公報の合金蒸着方法においては、あらかじめ、るつぼ中の母合金の組成と、蒸着膜における合金組成との関係を求め、その補正曲線から母合金組成を決定する必要があるため、蒸着に至るまでの準備工程が煩雑であるという問題があった

[0017]

本発明は、以上の問題点を鑑みなされたもので、半導体素子の電極と、回路基板上の電極と、リードフレーム等の接続部材とを接合する際に、低温かつ短時間の接合を可能とし

10

20

30

10

、また、はんだ接合媒体を用いることなく接合を行うことにより、より信頼性の高い接合 部を得ることが可能な、半導体モジュールの製造方法を提供することを目的とする。

【課題を解決するための手段】

[0018]

上記目的を達成するため、本発明の半導体モジュールの製造方法の第1は、回路基板上に形成された第1回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第1接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第2接合工程と、前記接続部材の他端と、前記回路基板上に形成された第2回路電極とを接合する第3接合工程とを含む半導体モジュールの製造方法であって、

前記第1接合工程、第2接合工程及び第3接合工程の少なくとも1つの工程において、接続されるべき1対の電極の少なくとも一方に、低融点金属層をあらかじめ形成した後、前記1対の電極を対向させて、少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記1対の電極中に固液拡散させることによって、前記1対の電極を接合することを特徴とする。

[0019]

本発明の方法によれば、接続されるべき1対の電極上に低融点金属層を形成したので、低融点金属として用いる材料にもよるが、例えば、200℃以下の低温、かつ、短時間での接合が可能となり、半導体素子への熱ダメージを防止できる。また、低融点金属層は少なくとも拡散するのに充分な量であればよく、その合計厚さを、例えば10μm以下とすることができ、接合厚みを非常に薄くすることができるため、接合時の接続抵抗を非常に小さくすることができる。よって、発熱を抑える必要があるパワー半導体における接合方式として特に効果的である。更に、低融点金属層が、Sn・PbベースやSn・Agベースのはんだと比べて電極中へ固液拡散しやすいので、はんだに比べて接合界面の反応層を薄くすることができるため、接合部の信頼性が向上する。

[0020]

本発明においては、前記 1 対の電極の少なくとも一方に前記低融点金属層を形成し、前記 1 対の電極間に金属箔を介装して、前記 1 対の電極を加熱加圧することが好ましい。

[0021]

これによれば、例えば厚さ 1 ~ 5 0 0 μ m の金属箔を中間接合材として用いることにより、低融点金属は電極側へ拡散するだけでなく、中間接合材とも拡散し合い、供給された低融点金属の領域において、中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、安定した接合が可能となる。

[0022]

また、前記1対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合には、両電極への拡散が不均等となり、限定された接合時間内では、供給された低融点金属の領域のうち、拡散速度の遅い方の電極側の領域では低融点金属のままの未反応部分が特に残存しやすいが、金属箔を中間接合材として用いることにより、拡散速度の遅い方の電極側の低融点金属の未反応部分にも、中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、異種材料の安定した接合が可能となる。

[0023]

本発明の半導体モジュールの製造方法の第2は、回路基板上に形成された第1回路電極と、表裏両面に素子電極が形成された半導体素子の前記裏面側素子電極とを接合する第1接合工程と、前記半導体素子の前記表面側素子電極と、線状あるいは板状の接続部材の一端とを接合する第2接合工程と、前記接合部材の他端と、前記回路基板上に形成された第2回路電極とを接合する第3接合工程とを含む半導体モジュールの製造方法であって、

前記第1接合工程、第2接合工程及び第3接合工程の少なくとも1つの工程において、 金属箔の片面あるいは両面に低融点金属層をあらかじめ形成した後、接続されるべき1対

20

30

40

50

の電極を対向させて、この 1 対の電極間に前記金属箔を介装し、前記 1 対の電極を少なくとも低融点金属が溶融する温度で加熱加圧し、前記低融点金属層を前記 1 対の電極中に固液拡散させることによって、前記 1 対の電極を接合することを特徴とする。

[0024]

これによっても、上述の構成と同様に、供給された低融点金属の領域において中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属の未反応部分が残存しないようにすることができ、また、前記1対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合でも、拡散速度の遅い方の電極側の低融点金属の末反応部分にも中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合面における欠陥の発生が防止され、異種材料の安定した接合が可能となる。

[0025]

本発明においては、前記低融点金属層が、SnIn、In、Bi、SnBiより選択される一種を少なくとも含有することが好ましい。これによれば、上記の金属は、いずれも融点が180℃以下の低融点であって、電極中へ固液拡散しやすいので、本発明に特に好適に使用可能である。

[0026]

また、本発明においては、前記接合時の加熱温度が、前記低融点金属の融点より0~100℃高い温度であることが好ましい。上記の低融点金属は、いずれも融点が180℃以下の材料であるから、加熱温度もより低温とすることができるので、実装する電子部品への熱によるダメージを防止することができる。

[0027]

更に、本発明においては、前記加熱加圧は、前記低融点金属層が、前記1対の電極中に完全に固液拡散するまで行なうことが好ましい。これによれば、低融点金属層が完全に固液拡散して、全体として1つの合金層となり、はんだのように、合金層が接合部に中間層として存在しない。したがって、接合部の信頼性は、介在する接合材料の特性に依存せず、主に電極の母材金属によるので、更に接続部の信頼性を向上することができる。

[0028]

また、本発明においては、前記加熱加圧は、前記低融点金属層が、前記1対の電極間に中間合金層を形成するまで行なうことが好ましい。これによれば、低融点金属層が、完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるので、接合に要する時間を大幅に短縮することができる。

[0029]

更に、本発明においては、前記接続部材がリードフレームであることが好ましい。これによれば、リードフレームは、配線の電気抵抗値を小さくするのに加えて、放熱板の補助機能も有するので、発熱量の大きいパワー半導体モジュールの接続線材として特に好適に用いることができる。

[0030]

また、本発明においては、前記1対の電極表面の表面粗さRaが0.4~10μmの粗面であってもよい。すなわち、例えば、電解メッキ等によって形成される電極のように、表面に析出による凹凸がある場合においても、低融点金属が溶融して凹凸面を充填するので、小さい加圧でも良好な接合状態を得ることができる。

[0031]

更に、本発明においては、前記低融点金属層は、合金を形成できる少なくとも2種類以上の金属を2層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより形成することが好ましい。これによれば、合金層における合金組成や供給量のバラツキがなくなるので、低温での安定した拡散接合が可能となり、信頼性の高い接合部を得ることができる。

[0032]

また、本発明においては、前記低融点金属層は、合金を蒸発源として蒸着することによ

り形成し、前記蒸着時に、前記合金の各金属成分の反応過程における蒸気圧比を制御することによって、目標とする合金組成となるように成膜することが好ましい。これによれば、蒸着時に合金組成の制御が可能となるので、低融点金属層の合金組成を、最も低温での接合が可能となる共晶組成とすることができ、低温での安定した拡散接合が可能となる。また、蒸着法によって拡散し易い膜厚を容易に形成することができる。

[0033]

更に、本発明においては、前記低融点金属層は、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の反応過程における蒸気圧比及び活量係数比の積を制御することによって、目標とする合金組成となるように成膜することが好ましい。これによっても、蒸着時に合金組成の制御が可能となるので、低融点金属層の合金組成を、最も低温での接合が可能となる共晶組成とすることができ、低温での安定した拡散接合が可能となる。また、蒸着法によって拡散し易い膜厚を容易に形成することができる。

【発明の効果】

[0034]

本発明によれば、半導体素子の電極と、回路基板上の電極と、リードフレーム等の接続部材とを接合する際に、低温かつ短時間の接合を可能とし、また、はんだ接合媒体を用いることなく接合を行うことにより、より信頼性の高い接合部を得ることが可能な、半導体モジュールの製造方法を提供できる。

【発明を実施するための最良の形態】

[0035]

本発明の半導体モジュールの製造方法の一実施形態について、図面を用いて説明する。図1は本発明の製造方法を示す概略工程図である。

[0036]

以下、図1に沿って、本発明の製造方法について説明する。まず、裏面素子電極11、表面素子電極12がそれぞれ形成された半導体素子10の、裏面素子電極11上に、厚さ10μm以下で低融点金属層20を形成し、図1(a)に示すように、第1回路電極31と対向するように配置する。なお、第1回路電極31及び第2回路電極32は、同一の回路基板30上に形成されている。

[0037]

半導体素子10としては、例えば、上記のIGBT等のパワー半導体が好適に用いられるが、これらに限定されるものではない。また、裏面素子電極11、表面素子電極12としては、例えば、半導体体素子10上に、AL/Ni/Au、AL/Ti/Ni/Au、Ti/Ni/Au等の積層構成としたものを形成することができ、特に限定されない。また、上記の素子電極の形成方法としては、従来公知の蒸着やエッチング等によるパターン形成が可能である。

[0038]

基板上に形成される第1回路電極31としては、Cu、Ni等の従来公知の電極材料が使用できる。また、第1回路電極31は、従来公知のメッキ、蒸着等によって形成可能であり、エッチング等によるパターン形成を行なうこともできる。

[0039]

なお、本発明における回路電極とは、半導体素子の裏面素子電極と接合される回路基板側の電極を意味し、回路基板上の電極に直接半導体素子が接合される場合にはその電極が回路電極となり、例えば、回路基板上の電極に放熱板等を介して半導体素子が接合される場合には、放熱板の表面層が、本発明における回路電極となる。前記表面層としては、例えば、Niメッキ層や、Niメッキ層/Auメッキ層が挙げられる。

[0040]

また、裏面素子電極11、表面素子電極12、第1回路電極31の表面粗さは平滑であるほうが接合状態が良好となるので好ましいが、本発明においては、表面粗さRaが0.4~10μmの粗面であってもよい。

20

30

[0041]

次に、低融点金属層 20 について説明すると、低融点金属層 20 に用いられる金属としては、裏面素子電極 11 及び第 1 回路電極 31 と固液拡散によって合金を形成するような金属であればよく、更に、融点が 220 ℃以下、より好ましくは 180 ℃以下の金属であることが好ましい。これにより、従来用いられている、錫鉛共晶はんだ(融点 183 ℃)や、代表的な鉛フリーはんだである SnAg 系(融点 210 ~ 223 ℃)に比べて、低温での接合か可能となるので、半導体素子への熱的ダメージを抑えることができる。

[0042]

このような低融点金属としては、例えば、SnIn、In、Bi、SnBiより選択される一種を少なくとも含有する金属が挙げられる。これらの金属材料は、単独又は複数組み合わせて用いてもよく、また、合金の場合の組成比についても適宜設定可能である。

[0043]

また、上記の金属材料をベース金属として、更に微量の添加元素が含有されていてもよい。このような添加元素としては、例えば、Cu、Ni、Ge、Sb、Ag、P等が挙げられる。

[0044]

また、低融点金属層 2 0 の厚さは 1 0 μ m以下であり、好ましくは 0 . $1\sim 1$ 0 μ m である。

[0045]

厚さが10μmを越えると、数分の接合時間では拡散しきれず、低融点金属の状態で電極間に残存しやすくなり、接合部の信頼性が低下するので好ましくない。また、0. 1μm以下では、充分な固液拡散が起こらないため、電極の表面の酸化膜、あるいは電極上に形成された低融点金属層の表面の酸化膜の除去ができず、また、均一な低融点金属層の形成が困難となり、結果として接合が不充分となるので好ましくない。

[0046]

このように、本発明においては接合材となる低融点金属の供給量が非常に少量でよく、低融点金属層 3 0 の厚さを、例えば 1 0 μ m以下とすることができ、接合厚みを極めて薄くすることができるため、接合時の接続抵抗を非常に小さくすることができる。よって、発熱を抑える必要があるパワー半導体における接合方式として特に有効である。

[0047]

低融点金属層 2 0 の形成方法としては、従来公知の薄膜形成法が利用でき特に限定されず、蒸着、スパッタリング、メッキ、エッチング等を適宜用いることができる。また、メタルマスクを用いた蒸着や、フォトレジストを用いたエッチング等により、必要に応じてパターン形成して設けることができる。

[0048]

なお、この実施形態においては、低融点金属層 2 0 は裏面素子電極 1 1 上にのみ形成されているが、本発明においては、低融点金属層 2 0 は、第 1 回路電極 3 1 上のみに形成されていてもよい。また、裏面素子電極 1 1 及び第 1 回路電極 3 1 上の両方に形成されていてもよく、この場合には、低融点金属層の厚さが合計で 1 0 μ m以下であれば、それぞれの厚さが異なっていてもよい。

[0049]

上記の低融点金属層の形成方法のうち、前記のSnInやSnBi等の2元以上の合金を形成できる、少なくとも2種類以上の金属を2層以上に積層し、この積層した金属層を予備加熱して反応させて合金層とすることにより形成する方法が好ましく用いられる。

[0050]

例えば、SnInの場合、Snの融点は232℃、Inの融点は157℃であるが、それより低い121℃で、SnはInに26.4%固溶することが知られている。したがって、あらかじめSn層とIn層とを積層しておき、これを予備加熱によって反応させて、低融点金属層としてSnIn合金層を形成した後に、この合金層を、回路電極及び素子電極中へ固液拡散させることによって、回路電極と素子電極とを接合できる。

20

10

30

10

20

[0051]

これにより、合金層における合金組成や供給量のバラツキがないので、低温での接合を確実に行なうことができ、信頼性の高い接合部を得ることができる。なお、上記のSnIn合金の場合には、最表面がIn層となるように積層することが好ましい。これにより、Sn層が酸化されるのを防止することができる。

[0052]

それぞれの単一金属層の膜厚は、目標とする合金組成に合わせて適宜選択されるが、短時間の予備加熱で合金層が形成される点から薄いほうが好ましく、具体的には、それぞれ $0.1\sim1~\mu$ mの範囲であることが好ましい。また、それぞれの単一金属層は 1 層づつ設けられていてもよく、複数の層が交互に設けられていてもよい。

[0053]

その他の低融点金属層の形成方法としては、低融点金属がSnInやSnBi等の2元以上の合金である場合には、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成となるように成膜する方法も好ましく用いられる。

[0054]

上記のように、接合時の温度は、低融点金属層の融点に依存する。例えばSnIn合金においては、共晶温度は117であり、そのときの共晶組成は、In:Sn=52:48である。したがって、この共晶組成以外では低融点金属層の融点が上昇してしまうので、低温接合を安定的に可能にするには、低融点金属層の合金組成をIn:Sn=52:48に維持することが必要である。

[0055]

しかし、通常、母合金を単一の蒸発源とする蒸着法によって合金薄膜層を形成する場合、それぞれの金属成分によって蒸気圧が異なるため、あらかじめ In: Sn=52:48 の母合金を蒸発源としても、InとSnの蒸気圧が同じでないために、形成される蒸着膜の組成は目標からずれてしまう。したがって、蒸着時に、合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成を維持しながら成膜できる。

[0056]

特に、あらかじめ蒸発源の合金組成と、蒸着後の合金層の合金組成とが等しくなるような各金属成分の蒸気圧比を求めておき、この蒸気圧比を蒸着中に制御すれば、低融点金属層として、蒸発源の母合金と同じ組成の蒸着膜を得ることができ、上記の目標からのずれを解消できる。このような制御条件である各金属成分の蒸気圧比は、例えば、以下の計算にしたがって求めることができる。

[0057]

まず、合金蒸気の主成分は、合金に含まれている金属の原子であるから、各成分の分圧を、以下の(1)式のような、希薄溶液の溶媒の蒸気圧に関するRaoultの法則を拡張適用することにより見積もることができる。

[0058]

【数1】

$$\mathbf{a}_{i} = \chi_{i} \tag{1}$$

ここで、 a_i 、 χ_i はそれぞれi成分の活量及びモル分率である。i成分の合金状態における蒸気圧を p_i とし、i成分の純粋状態における蒸気圧を p_i (0) とすれば、定義により、 $a_i = p_i / p_i$ (0) である。

[0059]

上記の(1)式がそのまま成立する場合は稀であるので、実測の a i が R a o u l t の 法則からどの程度ずれているかを表すために、以下の(2)式で定義される活量係数 y i を用いる。

[0060]

【数2】

$$a_{i} = \gamma_{i} \chi_{i} \tag{2}$$

合金のi成分に対する部分モル自由エネルギー変化 ΔG_i は、以下の(3)式で与えられるので、(2)式を用いて、(4)式のように変形できる。

[0061]

【数3】

$$\Delta G_{i} = R T \ln a_{i}$$
 (3)

[0062]

【数4】

$$\Delta G_{i} = R T \ln \gamma_{i} + R T \ln \chi_{i}$$
 (4)

ここで、R は気体定数、T は絶対温度である。また、組成X における自由エネルギー Δ G_i は、以下の(5)式で表すことができる。

[0063]

【数 5 】

$$\Delta G_i = X (1-X) (A_{ij} + (1-2X) B_{ij} + C_{ij} X (1-X))$$
 (5)

ここで、例えば、SnInの共晶合金の場合、上記のように、Inの組成はX=52、 20 Snの組成はX=48である。

[0064]

ここで、 I n E C u E の反応性を考慮して(5)式の各係数に $A_{ij}=-12990$ 、 $B_{ij}=-14383$ 、 $C_{ij}=23982$ 、 X=0. 52 を代入すると、

[0065]

【数 6 】

$$\Delta G_i = -1 6 0 4. 6 2 J / mol$$
 (6)

が得られる。同様に、SnとCuとの反応性を考慮して、(5)式の各係数にA_{ij} = -35479、B_{ij} = -19182、C_{ij} = 59493、X = 0.48を代入すると 30

[0066]

【数7】

$$\Delta G_i = -5340.65 \text{ J/mol}$$
 (7)

が得られる。(3)式と(6)式より、In-Cu反応における活量 a_A を求め、(3)式と(7)式より、Sn-Cu反応における活量 a_B を求めると、以下の(8)(9)式となる。ただし、R=8. $314[J\cdot mol^{-1}\cdot K^{-1}]$ 、 $T=700K(427\mathbb{C})$ である。

[0067]

40

10

【数8】

$$a_A = \exp (\Delta G_i / RT) = 0.835$$
 (8)

[0068]

【数 9】

$$a_B = \exp (\Delta G_i / RT) = 0.632$$
 (9)

次に、真空蒸着における各成分の線束を考えると、2元合金が蒸発しているとき、ある瞬間における表面組成を χ_A 、 χ_B とすれば、蒸発線束比 J_A/J_B は、以下の(10)、(11)式で表される。

【0069】

$$J_{A}/J_{B} = (a_{A}p_{A}/a_{B}p_{B}) (M_{B}/M_{A})^{1/2}$$

$$= (\gamma_{A}\chi_{A}p_{A}/\gamma_{B}\chi_{B}p_{B}) (M_{B}/M_{A})^{1/2} = Z (\chi_{A}/\chi_{B}) \quad (10)$$

[0070]

【数11】

$$Z = (\gamma_{A} p_{A} / \gamma_{B} p_{B}) (M_{B} / M_{A})^{1/2}$$
 (11)

[0071]

【数12】

$$(p_A/p_B) = Z(\chi_A/\chi_B)(a_B/a_A)(M_A/M_B)^{1/2} = 0.81$$
 (12)

が得られる。したがって、この(12)式を満たす蒸気圧となるような条件下で蒸着することで、In:Sn=52:48となるような、Cu上へのSnIn共晶合金の成膜が可能となる。

[0072]

なお、上記の蒸気圧比(p_A/p_B)は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度を制御することによって制御可能である。このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。

[0073]

次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながら、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。

[0074]

蒸発源の温度および蒸着中の真空度のいずれか一方を制御してもよく、両方の制御を組み合わせてもよい。

[0075]

また、In-Cu反応およびSn-Cu反応における活量 a_A 、 a_B を求める際に(5)式に代入した係数 A_{ij} 、 B_{ij} 、 C_{ij} の値は、所定の基準温度条件について得られている物性値であるので、蒸着対象であるCu電極の温度が前記基準温度になるように、蒸着対象に対するヒータ加熱温度を調整する。

[0076]

なお、本発明においては、上記の蒸着時の各金属成分の反応過程における蒸気圧比の代わりに、各金属成分の反応過程における蒸気圧比及び活量係数比の積を制御してもよい。

[0077]

この場合、例えば、SnIn 共晶合金における、In およびSn の各組成を W_A 、 W_B (重量%)で示すと、以下の(13)、(14)式となる。

[0078]

【数13】

$$\alpha_{A} = 1 / (1 + (W_{B}/W_{A}) (M_{A}/M_{B}))$$
 (13)

40

40

50

[0079]

【数14】

$$\chi_{B} = 1 / (1 + (W_{A}/W_{B}) (M_{B}/M_{A}))$$
 (14)

したがって、上記の(1 3)、(1 4)式を、(1 0)、(1 1)式に代入して、蒸発線束重量比 Γ_A / Γ_B は、以下の(1 5)式で表される。

[0080]

【数15】

$$\Gamma_{A} / \Gamma_{B} = (\gamma_{A} \chi_{A} p_{A} / \gamma_{B} \chi_{B} p_{B}) (M_{A} / M_{B})^{1/2}$$

$$= (\gamma_{A} p_{A} / \gamma_{B} p_{B}) (M_{B} / M_{A})^{1/2} (W_{A} / W_{B})$$
(15)

 $(1\ 3)$ 、 $(1\ 4)$ 式において、 I nの分子量 $M_A=1\ 1\ 4$. $8\ 1\ 8$ 、 S nの分子量 $M_B=1\ 1\ 8$. $7\ 1\ 0$ 、 I nの重量% $W_A=0$. $5\ 2$ 、 S nの重量% $W_B=0$. $4\ 8$ を代入すると、 $\chi_A=0$. $5\ 2\ 8$ 、 $\chi_B=0$. $4\ 7\ 2$ を得る。

[0081]

したがって、(15)式の左辺(Γ_A / Γ_B)が0.52/ 0.48となるような(γ_A / γ_B / ρ_B)の比を計算すると、

[0082]

【数16】

$$(\gamma_A p_A / \gamma_B p_B) = (\Gamma_A / \Gamma_B) (M_B / M_A)^{1/2} (\chi_B / \chi_A) = 0.98$$
 (16)

が得られる。したがって、この(16)式を満たす活量係数及び蒸気圧となるような条件下で蒸着することで、In:Sn=52:48となるような、Cu上へのSnIn 共晶合金の成膜が可能となる。

[0083]

なお、上記の蒸気圧比及び活量係数比の積 (γ_A p_A / γ_B p_B)は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度および蒸着対象の温度を制御することによって制御可能である。

[0084]

このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。

[0085]

次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながち、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。

[0086]

次に、蒸気対象であるCu電極の温度は加熱用ヒータへの供給電力により調整することができる。ヒータへの供給電力の調整により蒸着対象のCu電極の温度が変化すると、各金属成分In、Snと母材金属Cuとの反応における活量が変化するが、温度変化に対応する活量の相対変化率が各金属成分毎に異なることにより、活量係数比が変化する。

[0087]

蒸発源の温度、蒸着中の真空度および蒸着対象の温度の各制御項目のいずれか一つの制御項目を制御してもよく、複数の制御項目を組み合わせてもよい。

[0088]

なお、条件出しの蒸着プロセスにより目標の膜組成比に対応した制御パラメータ値を求めていく場合、第1回目のプロセスで設定する暫定的な制御パラメータ値を求めるのには

、各金属成分の蒸気圧比を制御する方式がより適合しており、その後の第2回目以降のプロセスで設定する制御パラメータの見直し値を求めるのには、各金属成分の蒸気圧比及び活量係数比の積を制御する方式がより適合しているので、条件出しの段階では、両者の方式を組合わせるとより効率的である。

[0089]

また、以上では、低融点金属層として蒸発源の母合金と同じ組成の蒸着膜を得ることができるようにするための方法を述べたが、本発明における低融点金属層の形成方法は、上述のような方法に限定されるものではなく、蒸発源の母合金と異なる組成の蒸着膜を得るようにしてもよい。この場合、蒸発源の母合金の組成比と目標の膜組成比との関係に応じて、各金属成分の蒸気圧比の制御目標値あるいは各金属成分の蒸気圧比及び活量係数比の積の制御目標値が決まる。

[0090]

次に、低融点金属層 2 0 と第 1 回路基板電極 3 1 上とが対向した状態から、図 1 (b)に示すように、半導体子素子 1 0 を回路基板 3 0 側へ移動させて接触するように配置する。そして、この状態で、 2 0 0 ℃以下で加熱加圧を行なうと、低融点金属層 2 0 が溶融し、更に、裏面素子電極 1 1 及び第 1 回路電極 3 1 中へ固液拡散して、第 1 接合工程が行なわれる。

[0091]

なお、上記の電極同士の位置決めや、移動、加熱加圧等の操作は、従来公知の実装装置である、例えば、フリップチップボンダなどを用いて行なうことができる。また、電極同士の位置決めは、カメラ等を用いた座標決定により正確に行なうことができる。

[0092]

本発明においては、この加熱加圧を200℃以下で行なうようにすることができる。これにより、従来のはんだ接合における一般的な加熱温度である、200~250℃に比べて低温での接合が可能となるので、半導体素子10への熱的ダメージを抑えることができる。この場合、更に、接合時の加熱温度は、低融点金属層20の融点より0~100℃高い温度であることが好ましい。

[0093]

また、このとき、低融点金属層 2 0 が、裏面素子電極 1 1 及び第 1 回路電極 3 1 中へ完全に固液拡散するまで、加熱加圧状態が維持されることが好ましい。これによって、接合後の接合部が全体として単一の合金層として形成される。この合金層は、その中央部分から各電極側に向かって低融点金属の濃度勾配を有するが、全体として単一の合金層となる。したがって、接合部には、中間合金層が別途形成されていないので、接合部の信頼性は介在する接合材料の特性に依存せず、主に電極の母材金属によることになる。したがって、はんだ等の場合と比較して、接続部の信頼性を向上させることができる。

[0094]

このように、電極中へ低融点金属層が完全に固液拡散するのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって異なるが、通常、10~180秒である

[0095]

また、加圧条件としては、上記の加熱温度、電極材料、低融点金属の材料等によって異なるが、好ましくは $10\sim30$ M P a である。なお、例えば、電解メッキ等によって形成される電極表面のように、接合すべき 1 対の電極表面の表面粗さ R a が 0 . $4\sim10$ μ m の粗面である場合にも、低融点金属が溶融して凹凸面を充填するので、上記の加圧条件でも良好な接合状態を得ることができる。

[0096]

なお、前記のように、低融点金属層が、2層以上の単一金属層を反応させて得られる合金層からなる場合には、まず、それぞれの単一金属の融点以下の温度で予備加熱を行い、 2層以上の単一金属層を固溶させて合金層を形成し、その後、200℃以下で加熱加圧を 行なうことが好ましい。 ΙŲ

20

30

[0097]

この場合、予備加熱の温度は、合金層を形成する単一金属層の種類や膜厚によって適宜 選択できるが、例えば、Sn層とIn層とからなる2層構成の場合には、110~125 ℃で予備加熱を行なうことが好ましい。

[0098]

一方、本発明においては、低融点金属層 2 0 が、裏面素子電極 1 1 及び第 1 回路電極 3 1 との間に中間合金層を形成するまで、加熱加圧状態を維持してもよい。これによれば、低融点金属層が完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるのは、接合に要する時間を大幅に短縮することができる。 この場合、中間合金層を形成のできるのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって適宜設定であるが、上記の低融点金属を完全に拡散させる実施形態に比べて短く、通常 1 0~150秒でよい。なお、この接合部における、中間合金層の厚さは 1~5μmであることが好ない。この明確な中間合金層の存在は、断面の観察によっても確認でき、また、電気抵抗等の測定によって非破壊で確認することもできる。

[0099]

なお、中間合金層が形成された後に余剰の低融点金属が残存する場合、この余剰の低融点金属を加圧により接合部の側面外周に押し出すようにすれば、低融点金属の供給量は、中間合金層を形成するための必要量以上に供給されておればよいので、低融点金属の供給量の厳密な管理が不要となる。しかしながら、本発明のような半導体モジュールの場合、電極および配線間の絶縁距離が必要であることにより、余剰の低融点金属を接合部の側面外周に押し出すことは適当ではない場合が多く、このような場合には、中間合金層を形成するための必要量だけ低融点金属が供給されるように、供給量、すなわち、低融点金属層の厚さを管理することが好ましい。

[0100]

本発明においては、図2に示すように、低融点金属層20が形成された裏面素子電極1 1と、第1回路電極31とを対向するように配置した状態で、更に、厚さ1~500μm の金属箔35を介装した後、加熱加圧を行なってもよい。

[0101]

このように、金属箔を中間接合材として用いることにより、供給された低融点金属の領域において中間接合材の拡散した層が拡がっていくので、接合時間が限定されていても、低融点金属の未反応部分が残存しないようにすることができる。

[0102]

また、上記の1対の電極の材料が異種材料であって、それぞれの電極への低融点金属の拡散速度が異なる場合において、拡散速度の遅い方の電極側の低融点金属の未反応部分にも中間接合材の拡散した層が拡がっていくので、低融点金属のままの未反応部分が残存しないようにすることができ、接合界面における欠陥の発生を防止でき、異種材料の安定した接合が可能となる。

[0103]

介装する金属箔の材料としては、拡散速度の速いほうの電極材料と同じ材料であることが好ましい。例えば、図2において、裏面素子電極11がNiであり、第1回路電極31がCuである場合には、低融点金属の拡散速度はCuのほうが大きいので、中間接合材の金属箔35としてCu箔を用いることにより、低融点金属の未反応部分における中間接合材の拡散した層の拡がりもより速くなるので、限定された接合時間において、より確実に低融点金属のままの未反応部分を残存しないようにすることができる。

[0104]

なお、中間接合材として介装する金属箔の材料は、拡散速度の速いほうの電極材料と同じ材料に限定されるものではなく、限定された接合時間において、低融点金属の未反応部分における中間接合材の拡散した層の拡がりが充分に速やかであって、確実に低融点金属の未反応部分が残存しないようにすることができればよい。

[0105]

10

20

30

なお、上記の中間接合材として金属箔を介装する構成において、低融点金属層 2 0 をどの部分に形成しておくかについては、図 2 のような、裏面素子電極 1 1 に低融点金属層 2 0 を形成しておく構成に限定されるものではなく、裏面素子電極 1 1 及び第 1 回路電極 3 1 の両方に低融点金属層 2 0 を形成しておく構成でもよく、また、金属箔 3 5 の片面あるいは両面に低融点金属層 2 0 を形成しておく構成であってもよい。

[0106]

次に、図1 (c) に示すように、接続線材となるL字状のリードフレーム40を、半導体素子10上に形成されている表面素子電極12上に配置する。そして、この実施形態においては、リードフレーム40上の、表面素子電極12と接合される側の面に、あらかじめ低融点金属層21が形成されている。

[0107]

リードフレーム40の材質としては、例えば、主としてCu等が使用できるが特に限定されない。また、Fe、Ni、Si、Zn、Ag、Sn等の他の金属元素が微量添加されていてもよい。また、表面に、例えば、Niや、Ni/Auのメッキ層が設けられていてもよい。なお、本発明における接続線材としてはリードフレームのような板状のものには限定されず、ワイヤボンディングにおけるアルミニウムワイヤのような線状のものなどであってもよい。

[0108]

低融点金属層 2 1 の材料や形成方法は、上記の低融点金属層 2 0 と同様のものを使用できる。また、低融点金属層 2 1 は、リードフレーム 4 0 上の全面に形成されていてもよく、表面素子電極 1 2 と接合される部分にのみ設けられていてもよい。

[0109]

そして、図1 (d) に示すように、加熱加圧装置50によって加熱加圧し、半導体素子10上の表面素子電極12と、リードフレーム40の一端とを接合する。これによって、低融点金属層21が溶融し、更に、表面素子電極12及びリードフレーム40の一端中へ固液拡散して、第2接合工程が行なわれる。この際の加熱加圧の条件等は、接合される電極材料や低融点金属の材料によって適宜選択すること

加熱加圧の条件等は、接合される電極材料や低融点金属の材料によって適宜選択することができ、上記の第1接合工程と異なる条件であってもよい。

[0110]

次に、図1(e)に示すように、リードフレーム40の他端を屈曲させて傾倒させる。そして、今度は、図1(f)に示すように、加熱加圧装置51によって、第2回路電極32と、リードフレーム40の他端とを接合する。これによって、低融点金属層21が溶融し、更に、第2回路電極32及びリードフレーム40の他端中へ固液拡散して、第3接合工程が行なわれる。この際の加熱加圧の条件等は、接合される電極材料や低融点金属の材料によって適宜選択することができ、上記の第1接合工程、第2接合工程と異なる条件であってもよい。

[0111]

以上の第1接合工程、第2接合工程、第3接合工程により、半導体モジュールの製造が 完了する。なお、本発明においては、上記の低融点金属層を用いた接合は、この実施形態 のようにすべての接合工程で行なわれていてもよく、第1~3接合工程のうち少なくとも 40 1つの工程で行なわれていてもよい。

【実施例】

[0112]

実施例1

図1に示す工程にしたがって、以下の半導体モジュールを製造した。

[0113]

まず、半導体素子としては I G B T 素子を用い、この半導体素子上に、表面素子電極及び裏面素子電極として、最表面が A u である T i / N i / A u からなる 3 層の電極を形成した。

[0114]

50

10

20

一方、A1を基材としたA1ベース絶縁回路基板上には、第1回路電極として厚さ0. 32mmのCuからなる電極を形成した。

[0115]

また、接続線材として、厚さ0.25mmのCu合金からなるリードフレームを用いた

[0116]

次に、SnIn (融点117°C) からなる低融点金属層を、裏面素子電極上に $5\mu m$ 、リードフレームの片面全面に $5\mu m$ をスパッタリングにより形成した。

[0117]

そして、図1 (a) に示すように、半導体素子の裏面素子電極と、第1回路電極との位置を合わせた後、図1 (b) に示すようにSnInの融点より20℃高い、温度137℃、圧力30MPaで、180秒間加熱加圧して第1接合工程を行なった。

[0118]

次に、図1 (c)に示すように、L字状のリードフレーム40を、半導体素子上に形成されている表面素子電極上に配置して、図1 (d)に示すように、温度137℃、圧力20MPaで、120秒間加熱加圧して第2接合工程を行なった。

[0119]

その後、図1 (e) に示すように、リードフレームの他端を屈曲させて傾倒させ、回路 基板上に形成されている第2回路電極と、リードフレームの他端とを、温度180℃、圧 力30MPaで、120秒間加熱加圧して第3接合工程を行ない、半導体モジュールを製 造した。

[0120]

これにより、はんだを用いずに、加熱温度 2 0 0 ℃以下において半導体モジュールの製造が可能であった。

[0121]

実施例2

[0122]

これによっても、実施例1と同様に、はんだを用いずに、加熱温度200℃以下において半導体モジュールの製造が可能であった。

【産業上の利用可能性】

[0123]

本発明は、例えば、リードフレームやアルミワイヤボンディングを用いた、パワー半導体等の半導体モジュールに好適に利用できる。

【図面の簡単な説明】

[0124]

【図1】本発明の製造方法の一実施形態を示す工程図であって、(a)電極同士を対向させた状態、(b)第1接合工程を行なっている状態、(c)リードフレームを配置した状態、(d)第2接合工程を行なっている状態、(e)リードフレームの他端を傾倒している状態、(f)第3接合工程を行なっている状態を示す図である。

【図2】本発明の製造方法における、第1接合工程の他の実施形態であって、金属箔を介装した状態を示す図である。

【図3】従来技術における半導体モジュールの概略構成図である。

【符号の説明】

[0125]

10:半導体素子

1 1 : 表面素子電極1 2 : 裏面素子電極


20、21:低融点金属層


30:回路基板


3 1 : 第 1 回路電極 3 2 : 第 2 回路電極

3 5 : 金属箔

4 0 : リードフレーム5 0 : 加熱加圧装置







フロントページの続き

(72)発明者 松村 慶一

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

(72)発明者 下田 将義

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

(72)発明者 谷口 克己

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

(72)発明者 後藤 友彰

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内